技術發展
IC 載板(IC Substrate）：
隨著AI、高效能運算（HPC）、5G、車用電子等應用的快速發展，IC封裝載板（IC Substrate）正朝向更高密度、更高頻、更低功耗、異質整合的方向邁進。IC載板的技術進步不僅推動了半導體產業的發展，也為高效能運算與高速通訊帶來更可靠的解決方案。以下是欣鉅興在IC載板技術的未來發展方向：
1.玻璃核心載板(Glass Core Substrate）
玻璃基板因其表面平坦性更高、熱膨脹係數（CTE）更低、線寬線距（L/S < 2μm）更細微，成為 AI 與 HPC 晶片封裝的理想選擇。其高穩定性與精細佈線能力，有助於提升訊號完整性並降低功耗，以滿足高頻應用需求。此外，玻璃基板的低 CTE 可減少封裝與載板之間的熱應力，提高整體封裝的可靠性與使用壽命。
2.異質整合封裝(Heterogeneous Integration, HI）
採用有機中介層搭配矽橋（Si-bridge）的異質整合技術，透過多顆晶片（Chiplets）的組合來提升運算效能與功耗效率。這種封裝方式允許不同製程、不同功能的晶片整合在同一封裝內，不僅降低了成本，還能提供超高頻寬 I/O 的封裝解決方案，以支援更高速的訊號傳輸。由於異質整合能提升晶片效能與彈性，未來將在HPC、AI 處理器與網路通訊應用中發揮更重要的作用。
3.扇出型面板級封裝(Fan-out Panel Level Packaging, FOPLP）
利用載板及印刷電路板（PCB）平台來實現扇出型封裝，進一步減少載板厚度或移除載板，以提升訊號傳輸效率。此技術不僅能降低設備及材料成本，還能透過更精細的佈線結構改善電性能與熱管理。FOPLP 相較於傳統的封裝技術，能夠提升封裝的面積使用效率，使更多 I/O 能夠容納在更小的封裝尺寸內，進一步提升系統整合度與效能。
4.細微線寬線距(Fine Line/Space, L/S）
目前高階載板的量產技術已達 L/S 8/8μm，未來將挑戰 5/5μm 或更細微的線寬線距，以支援更高頻的訊號傳輸需求。透過更精細的線路設計，能夠提升訊號完整性並減少傳輸損耗，使載板適應下一代高速運算與通訊技術。此外，細微線寬線距的提升對於提升封裝密度與降低功耗至關重要，未來隨著技術突破，將有望進一步推動超高密度封裝的發展。
未來展望
隨著市場需求的持續提升，欣鉅興將持續投入研發創新，推動更高效、更可靠的 IC 板技術，以應對未來電子產業的挑戰與機遇。除了技術創新外，未來的發展還需關注材料技術的進步與製程技術的提升，以確保載板的高品質與高可靠性。透過持續優化生產流程與提升製造能力，IC載板產業將能夠迎接更嚴苛的技術需求，為半導體產業帶來更廣泛的應用與價值。
